(19) 日本国特許庁 (JP)

## (12) 特 許 公 報 (B 2)

(11)特許番号

# 第2901899号

(45)発行日 平成11年(1999)6月7日

(24)登録日 平成11年(1999)3月19日

(51) Int.Cl.<sup>6</sup>

H 0 3 G 3/30

識別記号

FΙ

H 0 3 G 3/30

Α

 $\mathbf{B}$ 

С

請求項の数13(全 18 頁)

最終頁に続く

E (	73)特許権者 72)発明者 72)発明者	000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地 爲末 和彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 永野 孝一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内
H		大阪府門真市大字門真1006番地 爲末 和彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 永野 孝一 大阪府門真市大字門真1006番地 松下電
H		為末 和彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 永野 孝一 大阪府門真市大字門真1006番地 松下電
В		大阪府門真市大字門真1006番地 松下電器産業株式会社内 永野 孝一 大阪府門真市大字門真1006番地 松下電
· ·	72)発明者	器産業株式会社内 永野 孝一 大阪府門真市大字門真1006番地 松下電
· ·	72)発明者	永野 孝一 大阪府門真市大字門真1006番地 松下電
·B (	72)発明者	大阪府門真市大字門真1006番地 松下電
		<b>器產業株式会社内</b>
Ji .		
.   (	72)発明者	中村
		大阪府門真市大字門真1006番地 松下電
		器産業株式会社内
	74)代理人	弁理士 前田 弘 (外2名)
	審查官	畑中 博幸
		(74)代理人 <b>審査</b> 官

## (54) 【発明の名称】 自動利得制御装置

1

## (57) 【特許請求の範囲】

【請求項1】 制御電圧により制御される利得に応じて 入力信号を増幅又は減衰する可変利得増幅回路と、

該可変利得増幅回路の出力信号を整流する整流回路と、 該整流回路により整流された整流電圧のピーク電圧を出 力するホールド回路と、

外部電圧に基づき変化する基準電圧を出力する基準電圧回路と、

前記ピーク電圧と前記基準電圧との差分に応じて前記制 御電圧を出力する直流増幅回路と、

前記基準電圧に基づき前記可変利得増幅回路の出力信号 と前記入力信号とを切り替える切り替え回路とを備えて いることを特徴とする自動利得制御装置。

【請求項2】 前記直流増幅回路により出力される前記 制御電圧から直流電圧の高周波成分を除く低域通過フィ 2

ルタをさらに備えていることを特徴とする請求項1に記載の自動利得制御装置。

【請求項3】 制御電圧により制御される利得に応じて 入力信号を増幅又は減衰する可変利得増幅回路と、

該可変利得増幅回路の出力信号を整流する整流回路と、 該整流回路により整流された整流電圧の実効電圧を出力 する低域通過フィルタと、

外部電圧に基づき変化する基準電圧を出力する基準電圧 回路と、

10 前記実効電圧と前記基準電圧との差分に応じて前記制御電圧を出力する直流増幅回路と、

前記基準電圧に基づき前記可変利得増幅回路の出力信号 と前記入力信号とを切り替える切り替え回路とを備えて いることを特徴とする自動利得制御装置。

【請求項4】 制御電圧により制御される利得に応じて

入力信号を増幅又は減衰する可変利得増幅回路と、

該可変利得増幅回路の出力信号を整流して第1の整流電 圧を出力する整流回路と、

前記可変利得増幅回路の入力信号の電圧の高低を逆にすると共に整流して第2の整流電圧を出力する微小電圧検 出回路と、

該微小電圧検出回路から出力される第2の整流電圧を前 記基準電圧の値に応じて所定値以下に抑制するクランプ 回路と、

前記整流回路から出力される第1の整流電圧と前記微小 10 電圧検出回路から出力されかつ前記クランプ回路により 抑制された第2の整流電圧のうちのいずれか高い方の整 流電圧のピーク電圧を出力するホールド回路と、

適当な基準電圧を供給する基準電圧回路と、

前記ホールド回路から出力されるピーク電圧と前記基準 電圧との差分に応じて前記制御電圧を出力する直流増幅 回路とを備えていることを特徴とする自動利得制御装 置。

【請求項5】 前記直流増幅回路により出力される前記 制御電圧から直流電圧の高周波成分を除く低域通過フィ ルタをさらに備えていることを特徴とする請求項4に記 載の自動利得制御装置。

【請求項6】 前記クランプ回路は、前記基準電圧を増幅する直流増幅回路を有していることを特徴とする請求項4又は5に記載の自動利得制御装置。

【請求項7】 制御電圧により制御される利得に応じて 入力信号を増幅又は滅衰する可変利得増幅回路と、

該可変利得増幅回路の出力信号を整流して第1の整流電 圧を出力する整流回路と、

前記可変利得増幅回路の入力信号の電圧の高低を逆にすると共に整流して第2の整流電圧を出力する微小電圧検出回路と、

該微小電圧検出回路から出力される第2の整流電圧を前 記基準電圧の値に応じて所定値以下に抑制するクランプ 回路と、

前記整流回路から出力される第1の整流電圧と前記微小電圧検出回路から出力されかつ前記クランプ回路により抑制された第2の整流電圧のうちのいずれか高い方の整流電圧の実効電圧を出力する低域通過フィルタと、

適当な基準電圧を供給する基準電圧回路と、

前記低域通過フィルタから出力される実効電圧と前記基準電圧との差分に応じて前記制御電圧を出力する直流増幅回路とを備えていることを特徴とする自動利得制御装置。

【請求項8】 前記クランプ回路は、前記基準電圧を増幅する直流増幅回路を有していることを特徴とする請求項7に記載の自動利得制御装置。

【請求項9】 制御電圧により制御される利得に応じて 入力信号を増幅又は減衰する可変利得増幅回路と、

入力信号と前記可変利得増幅回路の出力信号とを切り替 50 流する整流回路、22は整流回路21により整流された

えて出力する切り替え回路と、

該切り替え回路の出力信号を整流する整流回路と、

該整流回路により整流された整流電圧を開閉する開閉回 路と、

該開閉回路を介して前記整流電圧のピーク電圧を出力するホールド回路と、

前記ピーク電圧をデジタル信号に変換するアナログ/デジタル変換回路と、

前記切り替え回路が前記入力信号を出力している間に、 前記アナログ/デジタル変換回路の出力データを記憶する記憶回路と、

該記憶回路から読み出されたデータをアナログ信号に変換するデジタル/アナログ変換回路と、

前記ピーク電圧と前記デジタル/アナログ変換回路の出力電圧との差分に応じて前記制御電圧を出力する直流増幅回路とを備えていることを特徴とする自動利得制御装置。

【請求項10】 前記切り替え回路が前記入力信号を出力している間、前記デジタル/アナログ変換回路の出力電圧を前記ホールド回路に充電する充電回路をさらに備えていることを特徴とする請求項9に記載の自動利得制御装置。

【請求項11】 前記直流増幅回路により出力される前記制御電圧から直流電圧の高周波成分を除く低域通過フィルタをさらに備えていることを特徴とする請求項9又は10に記載の自動利得制御装置。

【請求項12】 前記記憶回路は不揮発性メモリであることを特徴とする請求項 $9\sim11$ のいずれか1項に記載の自動利得制御装置。

30 【請求項13】 前記記憶回路は、揮発性メモリと該揮発性メモリの内容を保持するためのバックアップ回路とからなることを特徴とする請求項9~11のいずれか1項に記載の自動利得制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】 本発明は、通信システム又は音声システムにおいて、出力信号の振幅が一定となるように入力信号の振幅に応じて可変利得増幅回路の利得を制御して入力信号の変動を抑制する自動利得制御装置40 に関する。

[0002]

【従来の技術】以下、入力信号の変動が抑制され、一定の出力信号が取り出せる従来の自動利得制御装置を図面を参照しながら説明する。

【0003】図11は従来の自動利得制御装置の構成図である。図11において、1は制御電圧により制御される利得に応じて入力信号電圧を増幅する可変利得増幅回路、2は可変利得増幅回路1の出力電圧のピークを検出して保持するピーク検出回路、21は入力信号電圧を整流する敷造回路、23は敷造回路21により敷造された

**-** 2 -

整流電圧のピーク値を保持するホールド回路、3は入力 された電圧の差分に比例した電圧を出力する直流増幅回 路、4は直流増幅回路3の出力電圧の高周波成分を除去 して実効電圧を出力する低域通過フィルタ、51は電源 電位Vccから適当な基準電圧を生成する抵抗分圧回 路、R1は電源電位Vccを分圧する第1の抵抗器、R 2は電源電位 V c c を分圧する第2の抵抗器、61は入 力信号が可変利得増幅回路1を通る状態と通らない状態 とを切り替える制御端子付き切り替えバッファ回路、6 1 Aは入力信号が直接入力される入力端子、61 Bは可 変利得増幅回路1の出力信号が入力される入力端子、Y は本自動利得制御装置の出力端子、Vrefは抵抗分圧 回路51により出力される基準電圧、Vxはピーク検出 回路2により出力されるピーク電圧、Vcはピーク電圧 Vxと基準電圧Vrefとの差分により直流増幅回路3 により生成され低域通過フィルタ4によりリップル成分 が除去され可変利得増幅回路1を制御する制御電圧、V c c は装置を駆動する電源電圧である。

【0004】前記のように構成された自動利得制御装置 の動作を以下に図面に基づいて説明する。

【0005】図12は従来の自動利得制御装置のAGC (=Automatic GainControl) 特 性を示す図である。図12(a)は従来の自動利得制御 装置の制御電圧Vcと利得(=Gain)との相関図で ある。図12(a)において、G0は最大利得、G9は 最小利得である。

【0006】図12(b)は基準電圧を一定にした場合 の直流増幅回路のピーク電圧Vxと制御電圧Vcとの相 関図である。図12(b)において、Vx1は図10

(a) に示す基準電圧Vr1時における0dBの利得と なるピーク電圧、Vc1はピーク電圧Vx1時に可変利 得増幅回路1の利得を0 d Bにする制御電圧である。

【0007】図12(c)は従来の自動利得制御装置の 入力信号の電圧と出力信号の電圧とを対数値とした相関 図である。図12(c)において、vin0は入力信号 電圧のAGCが有効となる最小値、vin1は図10に 示す基準電圧 V r 1 時における 0 d B の利得となる入力 信号電圧、vin9は入力信号電圧のAGCが有効とな る最大値、GOは最大利得、G9は最小利得である。v in1を基準にして入力信号電圧が大きくなるにつれて 利得が下がり、入力信号電圧が小さくなるにつれて利得 が上がるため、出力信号電圧の振幅を一定に保つことが

【0008】さらに、図12(b)に示す制御電圧Vc 1のとき、図12(c)に示すように利得は0dBとな る。直流増幅回路3に入力される基準電圧Vrefを図 10 (a) に示す標準の基準電圧Vr1から標準よりも 高い基準電圧Vr3に変化させると、制御電圧Vc1を 出力するためのピーク電圧Vx1が標準のVx1よりも 高い方へシフトするため、入力信号電圧も標準のvin 50 るVc1に強制的に印加するために設けられている。

1からより高いvin3にて利得が0dBになる。逆 に、基準電圧Vrefを図10(a)に示す基準電圧V r 2に変化させると、制御電圧Vc1を出力するための ピーク電圧Vx1がより低い方へシフトするため、入力 信号電圧も標準のvin1よりも低いvin2にて利得 がOdBになる。従って、直流増幅回路3に入力する基 準電圧Vrefを変化させることにより自動利得制御装 置のAGC特性を変化させることができる。

6

【0009】次に、従来の音声用自動利得制御装置を図 面を参照しながら説明する。

【0010】図13は従来の音声用自動利得制御装置の 回路図である。図13において、図11に示す従来の自 動利得制御装置に対して新たに追加されている部材のみ を説明する。7は微小電圧検出回路の出力電圧が所定値 を越えると一定の電圧に保持するクランプ回路、72は 微小電圧検出回路の出力電圧が所定値を越えると導通す るPNPトランジスタ、73はクランプ電圧値を決める 定電圧電源、8は入力電圧が低下するにつれて出力電圧 を高くし、かつ整流する微小電圧検出回路である。

【0011】前記のように構成された音声用自動利得制 御装置の動作を以下に図面に基づいて説明する。

【0012】図14は従来の音声用自動利得制御装置の AGC特性を示す図である。図14(a)は従来の音声 用自動利得制御装置の入力信号電圧と制御電圧Vcとの 相関図である。図14(b)は従来の自動利得制御装置 の入力信号電圧と出力信号電圧との相関図である。図1 4 (a) において、L1は図13に示す整流回路21の 出力電圧、L2は図13に示す微小電圧検出回路8の出 力電圧、L3は図13に示すクランプ回路7の出力電 圧、vin1は図10に示す基準電圧Vr1時における 0dBの利得となる入力信号電圧、vin5は図13に 示す微小電圧検出回路8と整流回路21との出力電圧が 等しくなる入力信号電圧、vin6は図13に示す微小 電圧検出回路8とクランプ回路7との出力電圧が等しく なる入力信号電圧、Vclはピーク電圧Vxl時におけ る制御電圧であって、0dBの利得となる入力信号電圧 vin1及びvin6に対応する制御電圧である。図1 4 (b) において、G0は最大利得、G9は最小利得で ある。

【0013】入力信号電圧がvin1よりも小さい場合 は、利得が最大値G0に近づきやがて飽和する。入力信 号電圧が極めて小さい場合でも、微小電圧検出回路8が なければ利得は最大のままでありノイズが増大する。こ の微小電圧検出回路8は、入力信号電圧がvin5以下 のとき図13に示す直流増幅回路3よりも高い電圧を発 生させるため、図14(b)に示すように利得は低減す る。また、クランプ回路7は、微小電圧検出回路8のみ の場合、入力信号電圧がvin6よりもさらに小さくな ると利得が負になるので、制御電圧を利得がOdBとな

【0014】前記のAGC特性を有する音声用自動利得制御装置によると、大きな音は緩和され小さな音はS/N比が改善されて明瞭に再現される。

## [0015]

【発明が解決しようとする課題】しかしながら、前記従来の自動利得制御装置は、基準電圧の可変機能による利得の変更とAGCオン・オフ機能とは分離されているため、複数の端子により制御しなくてはならないという第1の問題点と、基準電圧を可変とした場合にAGC特性の変化に対して微小入力時の利得が一定値に保持できな10いという第2の問題点と、任意の入力信号レベルによるAGC特性を自由に設定したり又は記憶したりできないという第3の問題点と、低域通過フィルタの容量を充電するのに時間を要するためAGCオン・オフ切り替えが高速に行なえないという第4の問題点を有していた。

【0016】本発明は、前記従来の問題点を解決するもので、基準電圧の修正によるAGC特性の変更とAGCオン・オフ切り替えとが容易に制御できるようにすることを第1の目的とし、AGC特性の下限利得が一定となるようにすることを第2の目的とし、AGC特性の設定及び記憶ができるようにすることを第3の目的とし、さらにAGCオン・オフ切り替えが高速にできるようにすることを第4の目的とする。

#### [0017]

【課題を解決するための手段】請求項1の発明は前記第1の目的を達成するものであり、自動利得制御装置を、制御電圧により制御される利得に応じて入力信号を増幅又は滅衰する可変利得増幅回路と、該可変利得増幅回路の出力信号を整流する整流回路と、該整流回路により整流された整流電圧のピーク電圧を出力するホールド回路 30と、外部電圧に基づき変化する基準電圧を出力する基準電圧回路と、前記ピーク電圧と前記基準電圧との差分に応じて前記制御電圧を出力する直流増幅回路と、前記基準電圧に基づき前記可変利得増幅回路の出力信号と前記入力信号とを切り替える切り替え回路とを備えている構成とするものである。

【0018】前記の構成により、基準電圧回路は、抵抗 分圧回路とMOSトランジスタ等の電圧制御スイッチと からなるため、基準電圧の修正によるAGC特性の変更 とAGCオン・オフ切り替えとを1つの端子により行な 40 うことができる。

【0019】請求項2の発明は、請求項1の構成に、前 記直流増幅回路により出力される前記制御電圧から直流 電圧の高周波成分を除く低域通過フィルタをさらに備え ている構成を付加するものである。

【0020】前記の構成により、低域通過フィルタは可変利得増幅回路を制御する制御電圧の高周波成分を除去するため、可変利得増幅回路の動作は安定する。

【0021】請求項3の発明は前記第1の目的を達成するものであり、自動利得制御装置を、制御電圧により制

御される利得に応じて入力信号を増幅又は減衰する可変 利得増幅回路と、該可変利得増幅回路の出力信号を整流 する整流回路と、該整流回路により整流された整流電圧 の実効電圧を出力する低域通過フィルタと、外部電圧に 基づき変化する基準電圧を出力する基準電圧回路と、前 記実効電圧と前記基準電圧との差分に応じて前記制御電 圧が出力される直流増幅回路と、前記基準電圧に基づき 前記可変利得増幅回路の出力信号と前記入力信号とを切 り替える切り替え回路とを備えている構成とするもので ある。

【0022】前記の構成により、基準電圧回路は、抵抗 分圧回路とMOSトランジスタ等の電圧制御スイッチと からなるため、基準電圧の修正によるAGC特性の変更 とAGCオン・オフ切り替えとを1つの端子により行な うことができる。

【0023】さらに、低域通過フィルタはホールド回路 を兼ねているため、素子数を減らすことができる。

【0024】請求項4の発明は前記第2の目的を達成す るものであり、自動利得制御装置を、制御電圧により制 御される利得に応じて入力信号を増幅又は減衰する可変 利得増幅回路と、該可変利得増幅回路の出力信号を整流 して第1の整流電圧を出力する整流回路と、前記可変利 得増幅回路の入力信号の電圧の高低を逆にすると共に整 流して第2の整流電圧を出力する微小電圧検出回路と、 該微小電圧検出回路から出力される第2の整流電圧を前 記基準電圧の値に応じて所定値以下に抑制するクランプ 回路と、前記整流回路から出力される第1の整流電圧と 前記微小電圧検出回路から出力されかつ前記クランプ回 路により抑制された第2の整流電圧のうちのいずれか高 い方の整流電圧のピーク電圧を出力するホールド回路 と、適当な基準電圧を供給する基準電圧回路と、前記ホ ールド回路から出力されるピーク電圧と前記基準電圧と の差分に応じて前記制御電圧を出力する直流増幅回路と を備えている構成とするものである。

【0025】前記の構成により、クランプ回路は、微小電圧検出回路の出力電圧をクランプする電圧を基準電圧の値に応じて変化させるため、微小信号が入力されたときAGC利得が0dBとなるように補正することができる。

【0026】請求項5の発明は、請求項4の構成に、前 記直流増幅回路により出力される前記制御電圧から直流 電圧の高周波成分を除く低域通過フィルタをさらに備え ている構成を付加するものである。

【0027】前記の構成により、低域通過フィルタは可変利得増幅回路を制御する制御電圧の高周波成分を除去するため、可変利得増幅回路の動作は安定する。

【0028】請求項6の発明は、請求項4又は5の構成に、前記クランプ回路は、前記基準電圧を増幅する直流 増幅回路を有している構成を付加するものである。

【0029】前記の構成により、クランプ回路は直流増

50

幅回路を有しているため、適当なクランプ電圧を生成することができる。

【0030】請求項7の発明は前記第2の目的を達成す るものであり、自動利得制御装置を、制御電圧により制 御される利得に応じて入力信号を増幅又は減衰する可変 利得増幅回路と、該可変利得増幅回路の出力信号を整流 して第1の整流電圧を出力する整流回路と、前記可変利 得増幅回路の入力信号の電圧の高低を逆にすると共に整 流して第2の整流電圧を出力する微小電圧検出回路と、 該微小電圧検出回路から出力される第2の整流電圧を前 記基準電圧の値に応じて所定値以下に抑制するクランプ 回路と、前記整流回路から出力される第1の整流電圧と 前記微小電圧検出回路から出力されかつ前記クランプ回 路により抑制された第2の整流電圧のうちのいずれか高 い方の整流電圧の実効電圧を出力する低域通過フィルタ と、適当な基準電圧を供給する基準電圧回路と、前記低 域通過フィルタから出力される実効電圧と前記基準電圧 との差分に応じて前記制御電圧を出力する直流増幅回路 とを備えている構成とするものである。

【0031】前記の構成により、クランプ回路は、基準電圧の値に応じて微小電圧検出回路の出力電圧をクランプする電圧を変化させるため、微小信号が入力されたときAGC利得が0dBとなるように補正することができる。

【0032】さらに、低域通過フィルタはホールド回路 を兼ねているため、素子数を減らすことができる。

【0033】請求項8の発明は、請求項7の構成に、前 記クランプ回路は、前記基準電圧を増幅する直流増幅回 路を有している構成を付加するものである。

【0034】前記の構成により、クランプ回路は直流増幅回路を有しているため、適当なクランプ電圧を生成することができる。

【0035】請求項9の発明は前記第3の目的を達成す るものであり、自動利得制御装置を、制御電圧により制 御される利得に応じて入力信号を増幅又は減衰する可変 利得増幅回路と、入力信号と前記可変利得増幅回路の出 力信号とを切り替えて出力する切り替え回路と、該切り 替え回路の出力信号を整流する整流回路と、該整流回路 により整流された整流電圧を開閉する開閉回路と、該開 閉回路を介して前記整流電圧のピーク電圧を出力するホ 40 ールド回路と、前記ピーク電圧をデジタル信号に変換す るアナログ/デジタル変換回路と、該アナログ/デジタ ル変換回路の出力データを記憶する記憶回路と、該記憶 回路から読み出されたデータをアナログ信号に変換する デジタル/アナログ変換回路と、前記ピーク電圧と前記 デジタル/アナログ変換回路の出力電圧との差分に応じ て前記制御電圧を出力する直流増幅回路とを備えている 構成とするものである。

【0036】前記の構成により、アナログ/デジタル変 換回路はホールド回路により出力されるピーク電圧をデ 50

ジタル化し、記憶回路はデジタル化されたピーク電圧を 記憶し、デジタル/アナログ変換回路はデジタル化され 記憶されていたピーク電圧をアナログに戻し基準電圧を 生成するため、基準電圧の設定値はいつでも記憶できま た再生できる。

10

【0037】請求項10の発明は前記第4の目的を達成するものであり、請求項9の構成に、前記切り替え回路が前記入力信号を出力している間、前記デジタル/アナログ変換回路の出力電圧を前記ホールド回路に充電する充電回路をさらに備えている構成を付加するものである。

【0038】前記の構成により、可変利得増幅回路が作動していない間、ホールド回路は、充電回路により充電されているため、可変利得増幅回路が作動し始めるとすぐに起動する。

【0039】請求項11の発明は、請求項9又は10の 構成に、前記直流増幅回路により出力される前記制御電 圧から直流電圧の高周波成分を除く低域通過フィルタを さらに備えている構成を付加するものである。

【0040】前記の構成により、低域通過フィルタは可変利得増幅回路を制御する制御電圧の高周波成分を除去するため、可変利得増幅回路の動作は安定する。

【0041】請求項12の発明は、請求項9~11の何れか1項の構成において、前記記憶回路は不揮発性メモリである構成とするものである。

【0042】請求項13の発明は、請求項9~11の何れか1項の構成において、前記記憶回路は、揮発性メモリと該揮発性メモリの内容を保持するためのバックアップ回路とからなる構成とするものである。

### 0 [0043]

【発明の実施の形態】以下、本発明の第1の実施形態を 図面に基づいて説明する。図1は本発明の第1の実施形 態に係る自動利得制御装置の構成図である。図2は本発 明の第1の実施形態に係る自動利得制御装置の回路図で ある。図1及び2において、図11に示す従来の自動利 得制御装置の構成図と同じ部材には同一の符号を付すこ とにより説明を省略する。図1及び図2において、5は ピーク電圧Vxとの差分により制御電圧Vcを生成する ための基準電圧Vrefを発生させる基準電圧回路、6 は可変利得増幅回路1を通る状態と通らない状態とを切 り替える切り替え回路、Vct 1 は基準電圧回路 5 に印 加され切り替え回路6を制御する外部電圧である。図2 において、52は切り替え回路6を制御するnチャネル MOSトランジスタ、62は基準電圧回路5により生成 される基準電圧Vref及び切り替え回路6の切り替え 電圧Vswにより制御され、基準電圧Vrefが切り替 え電圧Vswよりも高い場合は電圧「H」を出力し、そ の他の場合は電圧「L」を出力する電圧コンパレータ回 路である。

【0044】図1に示す第1の実施形態の特徴は、基準

電圧Vrefを可変にすることによるAGC特性の変更 とAGCオン・オフ切り替えとを1つの外部端子により 行えることである。

【0045】前記のように構成された自動利得制御装置 の切り替え動作を以下に説明する。

【0046】AGCオン・オフ切り替えを行なう外部電 圧Vctlとして、例えば自動利得制御装置の外部から のマイコン等の制御によりデジタル的に電圧「H」又は 電圧「L」が入力される。

【0047】まず、外部電圧Vctlが「L」の場合、 nチャネルMOSトランジスタ52は遮断されるため、 基準電圧Vrefは式Vcc×R2/(R1+R2)に より求められる値になり、第1の抵抗器R1又は第2の 抵抗器R2の値を変化させて基準電圧Vrefの変更が 行なえる。また、電圧コンパレータ回路62により基準 電圧Vrefと切り替え電圧Vswとが比較され、基準 電圧Vrefが切り替え電圧Vswよりも高くなるよう に切り替え電圧Vswを定めると、電圧コンパレータ回 路62は電圧「H」を出力するため、制御端子付き切り 替えバッファ回路61の入力端子61日が選択され、自 動利得制御装置からの出力信号が出力される。

【0048】次に、外部電圧Vctlが「H」のとき、 nチャネルMOSトランジスタ52は導通するため、基 準電圧Vrefは切り替え電圧Vswよりも低くなり、 電圧コンパレータ回路62の出力は電圧「L」となるの で、制御端子付き切り替えバッファ回路61は入力端子 61Aが選択され、入力信号が直接出力される。

【0049】本実施形態の特徴として、基準電圧Vre fの制御によるAGC特性の設定とAGCオン・オフ機 能とを1つの端子により行なうことができる。本自動利 得制御装置をIC化する際には、外部電圧Vctl又は 基準電圧Vrefを外部端子とすればよい。

【0050】なお、基準電圧回路5は切り替え電圧Vs w以下の電圧とそれ以上の直流電圧とを切り替え、かつ 制御できる回路構成であればよいので、例えばデジタル /アナログ変換回路をマイコンにより制御したり、複数 の直流電圧ラインをスイッチにより切り替えて基準電圧 Vrefに供給したり、nチャネルMOSトランジスタ 52をnpnバイポーラトランジスタや電磁リレーと置 き換えたりする方法であっても同等の効果が得られる。 また、前記において基準電圧Vrefが切り替え電圧V swよりも低い場合に、可変利得増幅回路1がオフにな ると仮定して説明したが、nチャネルMOSトランジス タ52、電圧コンパレータ回路62及び切り替えバッフ ア回路61の極性の組み合わせにより、基準電圧Vre f が切り替え電圧Vswよりも高い場合に可変利得増幅 回路1がオフになるように動作させることも明らかに可 能である。

【0051】以下、本発明の第2の実施形態を図面に基

自動利得制御装置の回路図である。図3において、図2 に示す第1の実施形態に係る自動利得制御装置の回路図 と同じ部材には同一の符号を付し説明を省略する。図3 において、低域通過フィルタ4は整流回路21と直流増 幅回路3との間に直列に接続されていて、整流回路21 により出力される整流電圧が入力され、入力された整流 電圧の実効電圧Vx2を出力する。直流増幅回路3は基 準電圧回路5の基準電圧Vrefと実効電圧Vx2との 差分を増幅して制御電圧Vcを生成する。なお、本実施 形態は、可変利得増幅回路1、整流回路2、低域通過フ イルタ4及び切り替え回路6を追加して、直流増幅回路 4には多入力の実行電圧Vx2のうち最も高い電圧又は 平均値が入力される複数の可変利得増幅回路1が制御で きる構成にも対応できる。

12

【0052】本実施形態の特徴として、第1の実施形態 と同様に、基準電圧Vrefの制御によるAGC特性の 設定とAGCオン・オフ機能とを1つの端子により行な うことができる。

【0053】さらに、ホールド回路22が低域通過フィ 20 ルタ4により兼用されているため、装置の構成が簡単に なる。

【0054】以下、本発明の第3の実施形態を図面に基 づいて説明する。図4は本発明の第3の実施形態に係る 自動利得制御装置の構成図である。図5は本発明の第3 の実施形態に係る自動利得制御装置の回路図である。図 4及び図5において、図13に示す従来の音声用自動利 得制御装置の回路図と同じ部材には同一の符号を付すこ とにより説明を省略する。図4において、可変利得増幅 回路1は図12(a)の利得特性を有するので、入力信 号が微小電圧の場合は、図14(a)のL1の特性に示 すように、ピーク検出回路2の出力は下降する。また、 図14(a)のL2の特性に示すように、入力信号電圧 が所定の電圧よりも低くなるにつれて高い電圧が出力さ れる微小電圧検出回路8の出力電圧は整流回路21の出 力電圧と結合されて、ホールド回路22の出力電圧であ るピーク電圧Vxは、前記2つの出力電圧のうちの高い 方の出力電圧となる。このピーク電圧Vxが高くなるに つれて直流電圧回路3と低域通過フィルタ4とを介した 制御電圧Vcが上昇し、可変利得増幅回路1の利得を低 下させることになる。さらに、所定の入力レベル以下の 利得が減少し過ぎるのを防ぐため、微小電圧検出回路8 の出力電圧は図14(a)のL3の特性に示すように、 クランプ回路7により制限されている。次に、基準電圧 Vrefを変化させてAGC特性が変更されると、クラ ンプ回路7は基準電圧Vre f に応じてクランプ電圧が 変化して、所定の微小信号入力時の下限利得が基準電圧 Vrefの変化に応じて一定となるように補正できる。 【0055】図4に示す第3の実施形態の特徴として、

微小信号が入力された際にAGC特性の利得が増大する づいて説明する。図3は本発明の第2の実施形態に係る 50 ことによるS/N比の劣化を防ぐため、微小電圧検出回 路8とクランプ回路7とを設けてAGC特性の利得を減 少させる。

【0056】さらに、基準電圧Vrefを変化させてA GC特性の変更を行ない、クランプ電圧を基準電圧Vr e f に応じて変化させるため、微小信号入力時のAGC 特性の下限利得が一定になるように補正できる。

【0057】図5において、71は基準電圧Vrefを 増幅してクランプ用の電圧を生成するクランプ用直流増 幅回路である。クランプ回路7は、基準電圧Vrefが 入力されるクランプ用直流増幅回路71と増幅された基 準電圧Vrefがベース電極に印加されるPNPトラン ジスタ72とからなる構成である。

【0058】前記のように構成された自動利得制御装置 の動作を図面に基づいて以下に説明する。図10は本発 明の第3の実施形態に係る自動利得制御装置のAGC特 性図である。図10(a)は本発明の第3の実施形態に 係る自動利得制御装置の基準電圧Vrefと利得が0d Bとなる入力信号の電圧との相関図である。図10

(b) は本発明の第3の実施形態に係る自動利得制御装 置の入力信号の電圧と出力信号の電圧との相関図であ る。図10(a)において、Vr1は標準の基準電圧、 Vr2は標準よりも低い基準電圧、Vr3は標準よりも 高い基準電圧、vinlは基準電圧Vrlにおける0d Bの利得となる入力信号電圧、vin2は基準電圧Vr 2における0dBの利得となる入力信号電圧、vin3 は基準電圧Vr3におけるOdBの利得となる入力信号 電圧である。図10(b)において、vin1、vin 2及びvin3は前記と同様である。vin5は微小電 圧検出回路8と整流回路21との出力電圧が等しくなる 入力信号電圧、vin6は微小電圧検出回路8とクラン プ回路7との出力電圧が等しくなる入力信号電圧、G0 は最大利得、G9は最小利得である。

【0059】まず、基準電圧Vrefが図10(a)に 示す標準の基準電圧Vr1の場合は、図14(a)に示 す入力信号電圧Vin5よりも大きな入力信号に対して 整流回路21の出力電圧は、微小電圧検出回路8の出力 電圧よりも大きくなり、この出力電圧がエミッタホロワ で出力されて結合されるため、微小電圧検出回路8の低 い出力電圧は出力トランジスタが遮断されるので、電圧 の高い整流回路2の出力がホールド回路22を介してピ 40 ーク電圧Vxとして出力される。

【0060】次に、入力信号電圧が図14(a)に示す 入力信号電圧Vin5よりも低い入力信号に対して、微 小電圧検出回路8の出力は整流回路21の出力よりも高 くなるため、ホールド回路22を介してピーク電圧Vx として出力されるので、入力信号電圧の低下に伴って微 小電圧検出回路8の出力電圧が高くなる。従って、ピー ク電圧Vxと制御電圧Vcとが上昇し、図14(b)に 示すように利得が減衰する。 クランプ回路7の出力電圧 が微小電圧検出回路8の出力電圧に付加されると、微小 50 14

電圧検出回路8の過大な出力電圧がクランプ回路7の出 力電圧にクランプされる。従って、入力信号の電圧が図 14(a)に示す入力信号電圧Vin6よりも低い場合 は、微小な信号電圧が入力されても利得が0dBとな り、入力信号の振幅によらずAGC特性を一定にするこ とができる。

【0061】次に、基準電圧Vrefを標準より高めの 図10(a)に示すVr3に設定する場合は、入力信号 電圧をvin1とすると、直流増幅回路3と低域通過フ ィルタ4とを介した制御電圧Vcは低くなるため、AG C特性の利得は増加するが、クランプ電圧が前記と同一 値であるとすると微小入力時の利得も増加することにな る。この現象を防ぐため、基準電圧Vrefを入力値と するクランプ用直流増幅回路71とpnpバイポーラト ランジスタ72とを介してクランプ電圧を標準の基準電 圧Vrlの場合よりも高く設定することにより、所定電 圧vin6以下の微小信号入力時における下限利得をV refが標準の基準電圧Vrlの場合と同じ0dBの利 得に保つことができる。

【0062】次に、基準電圧Vrefを標準より低めの 20 Vr2に設定する場合の各部の動作や電圧変化は前記の 逆となり、クランプ電圧を標準の基準電圧Vェ1の場合 よりも低めに設定することにより下限利得を標準の場合 と同じ0 d Bの利得に保つこことができる。

【0063】なお、可変利得増幅回路1及びピーク検出 回路2を追加することにより、直流増幅回路3には多入 力のピーク電圧Vxのうちの最も高い電圧又は平均値が 入力される複数の可変利得増幅回路1を制御できる構成 にも対応できる。

【0064】以下、本発明の第4の実施形態を図面に基 づいて説明する。図6は本発明の第4の実施形態に係る 自動利得制御装置の回路図である。図6において、図5 に示す本発明第3の実施形態に係る自動利得制御装置の 回路図と同じ部材には同一の符号を付すことにより説明 を省略する。図6において、第3の実施形態と異なる点 のみを説明すると第2の実施形態と同様に、低域通過フ イルタ4は、整流回路21と直流増幅回路3との間に直 列に接続されていて、整流回路21により出力される整 流電圧が入力され、入力された整流電圧の実効電圧Vx 2を出力する。直流増幅回路3は実効電圧Vx2と基準 電圧Vrefとの差分を直流増幅して、制御電圧Vcを 生成する構成である。

【0065】本実施形態の特徴として、基準電圧Vre f を変化させてもクランプ電圧が共に変化することによ り、所定値以下の微小信号入力時の下限利得を一定値に 保つことができる。

【0066】さらに、ホールド回路22が低域通過フィ ルタ4により兼用されているため、装置の構成が簡単に

【0067】なお、可変利得増幅回路1、整流回路2

1、低域通過フィルタ4及び切り替え回路6を追加することにより、直流増幅回路3には多入力の実効電圧Vx2のうちの最も高い電圧又は平均値が入力され複数の可変利得増幅回路1を制御できる構成にも対応できる。

【0068】以下、本発明の第5の実施形態を図面に基 づいて説明する。図7は本発明の第5の実施形態に係る 自動利得制御装置の構成図である。図8は本発明の第5 の実施形態に係る自動利得制御装置の回路図である。図 7及び図8において、図1に示す本発明の第1の実施形 態の自動利得制御装置に新たに追加されている部材のみ 10 を説明する。図7及び図8において、9はホールド回路 22により出力されるピーク電圧Vxをデジタル化する A/D変換回路、10AはA/D変換回路9によりデジ タル化されたピーク電圧Vxを記憶する記憶回路、10 BはSRAM等の半導体メモリ、11は記憶回路10A により記憶されているデジタル化されたピーク電圧Vx を基準電圧Vrefに復元するD/A変換回路、12は ホールド回路22の容量を充電する充電回路、13はホ ールド回路22を開閉する開閉回路、14はA/D変換 回路9、記憶回路10A、D/A変換回路11、充電回 20 路12、開閉回路13及び切り替え回路6を制御する制 御回路、15はSRAM等のバックアップ電源が必要と なる記憶回路のためのバックアップ回路である。なお、 半導体メモリ10BとしてEEPROM等の不揮発性メ モリを用いる場合はバックアップ回路15は不要とな る、前記のように構成された自動利得制御装置の動作を 以下に説明する。

【0069】まず、制御回路14により切り替え回路6は入力端子6Aに選択されて開閉回路13は閉じているとすると、入力信号は整流回路21及びホールド回路22を介してピーク電圧Vxが生成されA/D変換回路9によりデジタル化され、デジタル化されたデータVxがバックアップ回路15を備えた記憶回路10Aに記憶される。

【0070】次に、記憶回路10AのデータVxがD/A変換回路11により復元され、その復元された電圧が直流増幅回路4に基準電圧Vrefとして入力される。A/D変換回路9の入力電圧VxとD/A変換回路11の出力電圧Vrefとは常に等しくなる関係を有し、A/D変換回路9の量子化誤差も無視できるようにビット40数を確保する。

【0071】次に、制御回路14により切り替え回路6は、入力端子6Bに選択されて、入力信号が可変利得増幅回路1、整流回路21及びホールド回路22を介して直流増幅回路3に入力される。ピーク電圧Vxと基準電圧Vrefとが等しい場合に、制御電圧Vcに対して可変利得増幅回路1の利得が0dBとなるように、ピーク電圧Vx、基準電圧Vref及びVc若しくは可変利得増幅回路1の利得との関係をあらかじめ定めておくとAGCの動作特性により利得は0dBに収束する。なお、

16

ピーク電圧Vxと基準電圧Vrefとが等しい場合に、制御電圧Vcに対して可変利得増幅回路1の利得が0dBとなるように、可変利得増幅回路1の利得の関係を仮定したが、可変利得増幅回路1の利得が任意のNdB(Nは実数を示す)となるように定めておくと、前記と同じ手順を用いることにより同じ標準入力信号によるNdBの利得を持つAGC特性が実現できる。

【0072】従って、基準電圧Vrefの記憶が可能となり、さらに任意の入力信号に対するAGC特性の設定も可能となる。

【0073】次に、制御回路14により切り替え回路6は入力端子6Aに選択され、開閉回路13が開いてAGCオフの状態にされるとき、充電回路12を通してピーク電圧 $V \times$ が基準電圧 $V \times$ 1 を すと等しくなるようにホールド回路22の容量の充電が行なわれる。切り替え回路6がオフからオンに切り替わると同時に、充電回路12は制御回路14によりその出力がハイインピーダンス状態となり、また開閉回路13は閉じるため、ピーク電圧 $V \times$ 1 は再び整流回路21による駆動に切り替わる。

【0074】AGCオフからオンへの切り替え時に整流回路21を介してホールド回路22に充電する時間が省略できるので、自動利得制御装置は瞬時に安定し高速な切り替えができる。切り替え時間の大半を占めるホールド回路22の充電があらかじめ完了していることにより、AGC特性が安定するまでの立ち上がり時間が短縮できるため、AGCオフからオンへの高速切り替えが実現できる。なお、AGCオンからオフへの切り替えは十分に高速であるため対策は不要である。

【0075】以下、本発明の第6の実施形態を図面に基づいて説明する。図9は本発明の第6の実施形態に係る自動利得制御装置の回路図である。図9において、図8に示す本発明の第5の実施形態の自動利得制御装置に新たに追加されている部材のみを説明する。図9において、16は基準となる利得を設定するための基準電圧回路、Vref2は基準となる利得を設定する第2の制御電圧である。制御端子付き切り替えバッファ回路61は、基準電圧回路16の出力電圧である第2の制御電圧Vref2と低域通過フィルタの出力電圧である制御電圧Vref2又は制御電圧Vcのいずれかが入力される構成である。

【0076】前記のように構成された自動利得制御装置の動作を以下に説明する。

【0077】まず、切り替えバッファ回路61の入力端子が61Aに選択され、第2の制御電圧Vref2により可変利得制御回路1の利得が0dBに設定される。

【0078】次に、AGC特性を0dBに設定するための標準入力信号を入力して、整流回路21及びホールド回路22を介したピーク電圧VxがA/D変換回路9に 50 よりデータVxに変換されて半導体メモリ10Bに記憶

される。

【0079】次に、データVxが読み出されD/A変換回路11により基準電圧Vrefが生成される。ピーク電圧Vxと基準電圧Vrefとは常に等しく、デジタル化に伴う量子化誤差は十分に小さくなるようにデータ長を確保する必要がある。

【0080】次に、制御端子付き切り替えバッファ回路61が入力端子61Bに選択されて前記標準入力信号が入力されると、ピーク電圧Vxと基準電圧Vrefとが等しい関係を有するため、可変利得制御回路1の利得は0dBとなるように制御電圧Vcと利得の関係が定めてあるので、整流回路21及びホールド回路22を介したピーク電圧Vxは、AGCの動作特性として基準電圧Vrefと等しい電圧に収束する。なお、記憶容量の大きい半導体メモリ10Bを用いると標準信号を複数設定し、そのなかから適時読み出してAGC利得の制御特性を変更することも可能である。

【0081】本実施形態の特徴として、第5の実施形態と同様に、基準電圧Vrefの記憶が可能となり、任意の入力信号に対するAGC特性の設定も可能となる。

【0082】さらに、開閉回路13に比べて素子数の少ない基準電圧回路16を用いるため構造が簡単になる。 【0083】

【発明の効果】以上説明したように、請求項1の発明に係る自動利得制御装置によると、基準電圧の変更とAGCオン・オフ機能とが1つの端子により実現できるため、基準電圧を変更したり、自動利得制御装置の動作を切り替えたりする制御が容易になる。

【0084】さらに、IC化した際に端子の数を低減できるので、パッケージコストの削減を図ることができる。

【0085】請求項2の発明に係る自動利得制御装置によると、請求項1の発明に係る自動利得制御装置の効果が得られる上に、可変利得増幅回路の動作が安定するため、AGC特性がさらに優れたものになる。

【0086】請求項3の発明に係る自動利得制御装置によると、請求項1の発明に係る自動利得制御装置の効果が得られる上に、素子数が減るため装置は作り易くなる。

【0087】請求項4の発明に係る自動利得制御装置に 40 よると、微小信号が入力されたときにAGC利得が0d Bとなるように補正することができるため、安定したAGC特性が実現できる。

【0088】請求項5の発明に係る自動利得制御装置によると、請求項4の発明に係る自動利得制御装置の効果が得られる上に、可変利得増幅回路の動作が安定するため、AGC特性がさらに優れたものになる。

【0089】請求項6の発明に係る自動利得制御装置によると、請求項4又は5の発明に係る自動利得制御装置の効果が得られる上に、適当なクランプ電圧が生成でき

18

るため、微小入力時のAGC特性がさらに優れたものになる。

【0090】請求項7の発明に係る自動利得制御装置によると、請求項4の発明に係る自動利得制御装置の効果が得られる上に、素子数が減るため装置は作り易くなる。

【0091】請求項8の発明に係る自動利得制御装置によると、請求項7の発明に係る自動利得制御装置の効果が得られる上に、適当なクランプ電圧が生成できるため、微小入力時のAGC特性がさらに優れたものになる。

【0092】請求項9の発明に係る自動利得制御装置によると、基準電圧の設定値が記憶でき、かつ再生できるため、使用目的に応じたAGC特性が設定できる。

【0093】さらに、IC化した際には、検査行程により例えばICテスタ等で標準波形によりプログラムすることにより、製造工程のばらつきが抑えられ均一なAGC特性を得ることができる。

【0094】請求項10の発明に係る自動利得制御装置 20 によると、請求項9の発明に係る自動利得制御装置の効果が得られる上に、可変利得増幅回路が立上がり後すぐ に作動するため、AGCオン・オフの高速切り替えを行なうことができる。

【0095】請求項11の発明に係る自動利得制御装置によると、請求項9又は10の発明に係る自動利得制御装置の効果が得られる上に、可変利得増幅回路の動作が安定するため、AGC特性がさらに優れたものになる。

【0096】請求項12の発明に係る自動利得制御装置によると、請求項9~11のいずれか1項の発明に係る自動利得制御装置の効果が得られる上に、電源がオフになっても記憶されたデータは保持されているため容易に再設定できる。

【0097】さらに、メモリは不揮発性であるためバックアップ回路が不要となる。

【0098】請求項13の発明に係る自動利得制御装置によると、請求項9~11のいずれか1項の発明に係る自動利得制御装置の効果が得られる上に、記憶回路へのデータの書き込み時間及び記憶回路からのデータの読み出し時間が早くなる。

40 【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る自動利得制御装置の構成図である。

【図2】本発明の第1の実施形態に係る自動利得制御装置の回路図である。

【図3】本発明の第2の実施形態に係る自動利得制御装置の回路図である。

【図4】本発明の第3の実施形態に係る自動利得制御装置の構成図である。

【図5】本発明の第3の実施形態に係る自動利得制御装 50 置の回路図である。

【図6】本発明の第4の実施形態に係る自動利得制御装置の回路図である。

【図7】本発明の第5の実施形態に係る自動利得制御装置の構成図である。

【図8】本発明の第5の実施形態に係る自動利得制御装置の回路図である。

【図9】本発明の第6の実施形態に係る自動利得制御装置の回路図である。

【図10】本発明の第3の実施形態及び第4の実施形態 に係る自動利得制御装置のAGC特性を示す図である。

(a) は本発明の第3の実施形態及び第4の実施形態に係る自動利得制御装置の基準電圧Vrefと利得が0dBとなる入力信号電圧との相関図である。(b) は本発明の第3の実施形態及び第4の実施形態に係る自動利得制御装置の入力信号電圧と出力信号電圧とを対数値として表わした相関図である。

【図11】従来の自動利得制御装置の回路図である。

【図12】従来の自動利得制御装置のAGC特性を示す Vc図である。(a)は従来の自動利得制御装置の制御電圧 VxVcと利得との相関図である。(b)は基準電圧を一定 20 Vx2にした場合の直流増幅回路のピーク電圧Vェと制御電圧 VreVcとの相関図である。(c)は従来の自動利得制御装 Vre置の入力信号電圧と出力信号電圧とを対数値として表わ Vctした相関図である。 Vcc

【図13】従来の音声用自動利得制御装置の回路図であ ろ

【図14】従来の音声用自動利得制御装置のAGC特性を示す図である。(a)は従来の音声用自動利得制御装置の入力信号電圧と制御電圧Vcとの相関図である。

(b) は従来の音声用自動利得制御装置の入力信号電圧 30 と出力信号電圧とを対数値として表わした相関図である。

## 【符号の説明】

- 1 可変利得増回路
- 2 ピーク検出回路
- 21 整流回路
- 22 ホールド回路
- 3 直流増幅回路
- 4 低域通過フィルタ
- 5 基準電圧回路
- 51 抵抗分圧回路
- 52 nチャネルMOSトランジスタ
- R1 第1の抵抗器
- R2 第2の抵抗器
- 6 切り替え回路
- 61 制御端子付き切り替えバッファ回路
- 6 A 入力端子
- 6 B 入力端子
- 61A 入力端子

61B 入力端子

62 電圧コンパレータ回路

20

Y 出力端子

7 クランプ回路

71 クランプ用直流増幅回路

72 PNPトランジスタ

73 定電圧電源

8 微小電圧検出回路

9 A/D変換回路

10 10A 記憶回路

10B 半導体メモリ

11 D/A変換回路

12 充電回路

13 開閉回路

14 制御回路

15 バックアップ回路

16 基準電圧回路

V c 制御電圧

Vx ピーク電圧

Vx2 実効電圧

Vref 基準電圧

Vref2 制御電圧

 V c t l
 外部電圧

 V c c
 電源電圧

Vsw 切り替え電圧

Vr1 標準の基準電圧

Vr2 標準よりも低い基準電圧

Vェ3 標準よりも高い基準電圧

vin0 入力信号電圧のAGCが有効となる最小値

v i n 1 基準電圧 V r 1 時における 0 d B の利得となる入力信号電圧

vin2 基準電圧Vr2時における 0dBの利得となる入力信号電圧

vin3 基準電圧Vr3時における0dBの利得となる入力信号電圧

vin5 微小電圧検出回路8と整流回路21との出力電圧が等しくなる入力信号電圧

vin6 微小電圧検出回路8とクランプ回路7との 出力電圧が等しくなる入力信号電圧

40 vin9 入力信号電圧のAGCが有効となる最大値

GO 最大利得

G 9 最小利得

 $V \times 1$  基準電圧 $V \times 1$  時における  $0 \times 1$  を なるピーク電圧


Vc1 ピーク電圧Vx1時における制御電圧

L1 整流回路21の出力電圧


L 2 微小電圧検出回路 8 の出力電圧

L3 クランプ回路7の出力電圧


【図2】




【図3】




【図1】




【図4】




[図5]




【図6】




# 【図8】



【図7】



【図9】





0dBλ D(V)

vin 3


(a) vin 1

vin 2


Vsw Vr2 Vr1 Vr3 Vref(V)

AGC OFF AGC ON


± D(V)




【図12】




【図11】



【図13】







(58)調査した分野(Int.Cl.<sup>6</sup>, DB名)

3/30

H03G

## フロントページの続き

(56)参考文献 特開 昭56-140714 (JP, A)

平5-191180 (JP, A) 特開

特開 平4-150523 (JP, A)

特開 昭60-152137 (JP, A)

特開 平5-14089 (JP, A)

特開 昭61-161010 (JP, A)